# BEST AVAILABLE COPY

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-135842

(43)Date of publication of application: 22.05.1998

(51)Int.CI.

HO3M 7/40 HO4N 7/24

\_\_\_\_\_

(21)Application number: 09-274847

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

07.10.1997

(72)Inventor: SON JAE-CHEOL

(30)Priority

Priority number: 96 731338


Priority date: 18.10.1996

Priority country: US

### (54) SYSTEM FOR LINING UP VARIABLE LENGTH CODE DATA STREAM POSITION

#### (57)Abstract:

PROBLEM TO BE SOLVED: To efficiently line up variable length codes in the state of a roughly/ densely packed format at the position of a data stream by providing an accumulator resist, a multi-end data processing module, etc., and lining up variable length code words with previously fixed bit length. SOLUTION: The accumulator resist 324 accumulates length information of a variable length code bit. An adder device 322 adds length information of accumulated variable length code bits and a present variable bit code length. An arithmetic module receives a variable length code bit length signal previously fixed to each variable length code word. An input node receiving an n-bit signal including the variable code word and length information of the accumulated variable length code bits is provided. The multi-end data processing module lines up the n-bit signals within an m-bit signal, which is provided with the same number of spacing bits as length information of the accumulated variable length code bits preceding to the n-bit signal.



#### **LEGAL STATUS**

[Date of request for examination]

25.12.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3488058

[Date of registration]

31.10.2003

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-135842

(43)公開日 平成10年(1998)5月22日

(51) Int. Cl. 6

識別記号

FΙ

H03M 7/40 H04N 7/24 HO3M 7/40

HO4N 7/13

審査請求 未請求 請求項の数12 OL (全13頁)

(21)出願番号

特願平9-274847

(22)出願日

平成9年(1997)10月7日

(31) 優先権主張番号 731, 338

(32)優先日 (33)優先権主張国 1996年10月18日 米国(US)

(71)出願人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅難洞416

(72)発明者 孫 在▲チォル▼

アメリカ合衆国・カリフォルニア・95014

・クパティノ・パークウッド・ドライヴ・

#1 . 10250


(74)代理人 弁理士 志賀 正武 (外1名)

#### (54) 【発明の名称】可変長コードデータストリーム位置整列のためのシステム

#### (57)【要約】

【課題】可変長コードをデータストリーム位置に効果的 に整列させるシステムの提供。

【解决手段】エントロピコードルックアップテーブルは 入力データを処理し、スペースピット無しに二つの16 ビットラッチにパッキングされたエントロピコードワー ド及びビット長信号を有するエントロピコードワードの 両側にスペースピットを有する32ピット信号に変換さ れたnビット出力信号を提供する。前記32ビット出力 信号の任意の残余ビットは論理ゼロに設定される。現在 エントロピコードワードが32ビット出力信号に適切に 整列された状態でパス選択ロジック装置は累算されたサ イズ情報及び単項デコーダを用いて16ビット出力信号 を形成する。前記残余ビットは現在エントロピコードワ ードの最上位ビットの論理値に設定される。算術装置は パッキングされた未伝送エントロピコードワードのビッ ト数を決定する。



#### 【特許請求の範囲】

【請求項1】 それぞれ予め定められたビット長さを有 する可変長コードワードを貯蔵装置に整列するための装 置において、

可変長コード位置整列モジュールは、可変長コードビッ トの長さ情報を累算する累算器レジスタ及び累算された 可変長コードビットの長さ情報と現在の可変ビットコー ド長さを合算する加算機を有し、各可変長コードワード に対する予め定められた可変長コードビット長さ信号を 受信する算術モジュールと、

可変長コードワードを含むnビット信号を受信するため の入力ノードと累算された可変長コードビットの長さ情 報を受信するための入力ノードを有し、mビット信号内 でnビット信号を整列し、整列されたmビット信号は前 記nビット信号に先行する前記累算された可変長コード ビットの長さ情報と同一数のスペーシングビットを有す る多端データ処理モジュールとを備えてなることを特徴 とする装置。

【請求項2】 前記貯蔵装置と、該貯蔵装置及び前記多 されるパス選択モジュールをさらに備え、

前記パス選択モジュールは整列されたmビット信号を前 記貯蔵装置の任意の未伝送内容と結合でき、前記mビッ ト信号の最上位非スペーシングビットが貯蔵装置で任意 の未伝送の可変長コードワードを従うことを特徴とする 請求項1記載の装置。

【請求項3】 前記貯蔵装置が、第1及び第2ラッチ と、算術装置にさらに結合されるパス選択モジュール と、前記第1及び第2ラッチの中でいずれのラッチが未 伝送の可変長コードワード内容を含むか追加に決定し、 未伝送可変長コードワード内容をmビット信号と結合で きるパス選択ロジックとを含むことを特徴とする請求項 2 記載の装置。

【請求項4】 可変長コード位置整列モジュールを含む マルチメディアマルチプロセッサシステムをさらに備え ることを特徴とする請求項1記載の装置。

【請求項5】 前記可変長コードワードはMPEG-1、MPEG-2、H. 261又はH. 236から構成 されるグループの標準により特定されることを特徴とす る請求項1記載の装置。

【請求項6】 データ処理システムの貯蔵装置にそれぞ れ予め定められたビット長さを有する可変長コードワー ドを整列させる方法において、

前記可変長コードワードのビット長さを示す信号bit \_ l e n g t hを受信する段階と、

前記受信された信号bit\_lengthから既に貯蔵 された可変長コードワードのビット長さ情報を累算する

可変長コードワードを示すれビット人力信号を受信する

前記可変長コードワードに先行するxスペーシングビッ トを有するmビット信号内で前記可変長コードワードを 整列する段階(ここで、xは前記累算されたビット長さ 情報に該当する)と、

前記mビット信号の最下位m-xビットと前記貯蔵装置 の最上位xビットの内容を結合する段階とをさらに備え ることを特徴とする方法。

【請求項7】 前記結合段階が、前記mビット信号と前 記貯蔵装置の内容をマルチプレックシングする段階と、

10 累算されたビット長さ情報に対応する選択信号を発生す る段階と、

前記貯蔵装置の未伝送内容の最上位xビットと前記mビ ット信号の最上位m-xビットを選択する段階とを備え ることを特徴とする請求項6記載の方法。

【請求項8】 前記mビット信号の結合された最下位m -x ビットと前記貯蔵装置の最上位x ビット内容を前記 貯蔵装置に貯蔵する段階を更に備えることを特徴とする 請求項6記載の方法。

【請求項9】 前記貯蔵装置はm-1ビット貯蔵装置で 段データプロセッシングモジュールの出力ノードに結合 20 あり、m-n-1オーバフロービットを第2貯蔵装置に 貯蔵する段階を更に備えることを特徴とする請求項6記 載の方法。

> 【請求項10】 前記選択信号を発生する段階は前記累 算されたビット長さ情報を単項デコーディングする段階 を更に備えることを特徴とする請求項6記載の方法。

> 【請求項11】 各可変長コードワードは最大 n ビット を有することを特徴とする請求項6記載の方法。

【請求項12】 累算されたビット長さ情報を4ビット 累算データ信号Acc[3:0]に二進エンコーディン 30 グする段階をさらに備え、

前記整列段階は、

nビット入力信号を第1信号処理段階に印加する段階

もしAcc[0]がゼロであればn+1ピット信号の最 上位ビットを占有する前記nビット入力信号を前記n+ 1ピット信号内に整列させる段階と、

前記n+1ビット入力信号を第2信号処理段階に印加す る段階と、

もしAcc [1] がゼロであればn+3ピット信号の最 40 上位ピットを占有する前記n+1ピット入力信号を前記 n+3ビット信号内に整列させる段階と、

前記n+3ビット入力信号を第2信号処理段階に印加す る段階と、

もしAcc [2] がゼロであればn+7ビット信号の最 上位ピットを占有する前記 n + 3 ピット入力信号を前記 n+7ビット信号内に整列させる段階と、

前記n+7ピット入力信号を第2信号処理段階に印加す る段階と、

もしAcc [3] がゼロであればカキ15ピット信号の 50 最上位とリトを出有する動配日 + テヒット人力信号を前

記n+15ビット信号内に整列させる段階と、を備える ことを特徴とする請求項6記載の方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は信号処理に係り、特にビットストリーム符号化動作、より詳しくは可変長コードを粗密にパックされたフォーマット状態でデータストリーム位置に効果的に整列させることに関する。

#### [0002]

【従来の技術】広い帯域幅伝送能力の出現と高速処理応 10 用および装置の実行と共に嵩の大きい情報量を含むデー 夕伝送がよく発生されていた。大規模データ伝送の裏面 に隠れている原動力のうち一つは増加するマルチメディ ア動作の使用である。たとい、プロセッサの計算力がず っと迅速に発展してきたとしも、次第に増加するデータ 量のディスプレイ及び遂行を必要とするマルチメディア 分野において活力のある新たな応用の開発に起因してよ り迅速な処理力及び計算効率の要求が軽減されていな い。伝送、受信および処理限度に関連した情報量を調節 するために、情報を圧縮及び伸張する用途の多様な圧縮 20 標準が幅広く使われている。ビデオデータに対して広く 公認され使用される圧縮及び伸張標準としては国際標準 化機構/国際電気協議回(ISO/EIC)動画像専門 家グループ (MPEG) のMPEG-1及びMPEG-2標準と、米国の国際電気通信連合(ITU-T)の H. 261およびH. 263標準がある。

【0003】前記MPEG-1、MPEG-2、H.261およびH.263標準は適切な圧縮比を達成することを助けるために可変長コード("VLC")ワードを広範囲に亘って利用する。一般に、VLCワードは通常30ハフマンテーブルまたはエントロピコードテーブルと称されるテーブルにより特徴される。

#### [0004]

【発明が解決しようとする課題】可変長コードを粗密に パックされたフォーマット状態でデータストリーム位置 に効率よく整列させるシステムを提供する。

#### [0005]

【課題を解決するための手段】本発明の一実施形態において、それぞれ予め定められたビット長さを有する可変長コードワードを貯蔵装置に整列するための装置におい 40 て、可変長コード位置整列モジュールは、可変長コードビットの長さ情報を累算する累算器レジスタ及び累算された可変長コードビットの長さ情報と現在の可変ビットコード長さを合算する加算機を有し、各可変長コードワードに対する予め定められた可変長コードビット長さ信号を受信する算術モジュールと、可変長コードビット侵き信報を受信するための入力ノードを含むロビット信号を受信するための入力ノードと累算された可変長コードビットの長さ情報を受信するための入力ノードを有し、出ビット信号内でロビット信号を整列

する前記累算された可変長コードビットの長さ情報と同一数のスペーシングビットを有する多端データ処理モジュールとを備えてなることを特徴とする。

【0006】本発明の他の実施形態において、データ処理システムの貯蔵装置にそれぞれ予め定められたビット長さを有する可変長コードワードを整列させる方法において、前記可変長コードワードのビット長さを示す信号bit\_lengthを受信する段階と、前記受信された信号bit\_lengthから既に貯蔵された可変長コードワードのピット長さ情報を累算する段階と、可変長コードワードを示すnビット入力信号を受信する段階と、前記可変長コードワードに先行するxスペーシングピットを有するmビット信号内で前記可変長コードワードを整列する段階(ここで、xは前記累算されたビット長さ情報に該当する)と、前記mビット信号の最下位m-xビットと前記貯蔵装置の最上位xビットの内容を結合する段階とをさらに備えることを特徴とする。

#### [0007]

【発明の実施の形態】以下、添付した図面に基づいて本発明の望ましい実施形態をより詳しく説明し、図面全体を通して同一な部分には同じ符号が付けてある。マルチメディア計算に対する積極的な要求はデータ処理の多様な方面に波及し、能率的且つ迅速なビットストリームのビット位置の割当動作及びエントロピコードのデータビットストリーム内の挿入動作を含むデータ処理効率の向上を必要とする。エントロピコードワードの"パッキング(packing)"は与えられた量の有用なデータを伝送するに必要な帯域幅をエントロピコードの実際的使用による帯域幅増加分より更に減少させる。

【0008】エントロピコードワードは本質的に長さが 変化し一般的に既定されたビットストリームのビット位 置内に効果的に割り当て及び挿入できない。可変長デー タワードを含むデータパッキング動作に高能率的でかつ 細心な接近をなすためには高速データパッキングが考慮 される。また、データ伝送に先行してデータを貯蔵する ためのラッチを用いることによりエントロピコードワー ドの能率的でかつ正確なパッキングが複雑になる。ラッ チを採用することはエントロピコードワードのパッキン グ動作が続けられる間マルチメディア信号プロセッサ2 00が処理資源が能率的に整列できるようにする。通 常、ラッチビット貯蔵能力は最大のエントロピコードワ ードのビット長さを超過するので、その前に貯蔵されて 使用されないデータを撹乱せずラッチに新しいエントロ ピコードのデータを成功的に記入するためには注意しな ければならない。

号を受信する算術モジュールと、可変長コードワードを 【0009】しかも、複数のラッチを採用することは一合むnビット信号を受信するための入力ノードと累算さ 般的に単一の統合ラッチより各ラッチが更に迅速に満たれた可変長コードビットの長さ情報を受信するための人 されるようにする。ちなみに、付加的なラッチはパッキカノードを有し、出ビット信号内でnビット信号を整列 ング動作が引き続き減少されないようにしながら現在使し、整列された出ビット信号は前記Hビット信号に先行。は、用されるラッチからのオーバフローを処理する。しか

し、複数のラッチを使用することはエントロピコードワードを正確にパッキングするために能率的で正確な調整を要する。さらに、直接回路技術を使用するマイクロチップ上に設けるときマイクロチップ領域を能率的に使用することはマイクロチップの費用を軽減させ、付加的な機能を可能にする。結果的に、発生された信号のような利用可能な資源の多重的使用は有効なマイクロチップ資源利用を増大させ得る。

【0010】以下の資料は一実施形態でマルチメディア 信号プロセッサ200を含むマルチメディア多重プロセ 10 ッサシステム100の一般的な概観を提供し、前記マル チメディア信号プロセッサ200は三星半導体株式会社 のマルチメディア信号プロセッサに関するMSPファミ リー出願のうちいずれか一つである。付加的な細部事項 に対しては、i) L. Nguyenを出願人として本出願と 共に係留中である"マルチメディア信号プロセッサのマ イクロプロセッサ動作(Microprocessor Operation in a Multimedia Signal Processor) "との発明の名称をも つ米国特許出願第xx/xxx,xxx号(弁理士参照 番号M-4354) の出願明細書、ii)L. Nguyenを出願 20 人として本出願と共に係留中である"マルチメディア信 号プロセッサにおける単一命令多重データプロセッシン グ(Single-instruction-multiple-data Processing in a Multimedia Signal Processor) "との発明の名称を もつ米国特許出願第xx/xxx、xxx号(弁理士参 照番号M-4355) の出願明細書、iii) L. Nguyen らを出願人として本出願と共に係留中である"ベクトル レジスタの多重バンクを使用する単一命令多重データプ ロセッシング(Single-instruction-multiple-data Proc essing Using Multiple Banks of Vector Register s")との発明の名称をもつ米国特許出願第xx/xx x, x x x 号(弁理士参照番号M-4369)の出願明 細書、及び iv) M. Mohamedらを出願人として本出願と 共に係留中である "結合されたスカラ/ベクトル動作を 有する単一命令多重データプロセッシング(Single-inst ruction-multiple-data Processing with Combined Sca lar/Vector Operations") との発明の名称をもつ米国 特許出願第xx/xxx,xxx号(弁理士参照番号M -4370)の出願明細書を参照することができ、前記 米国特許出願明細書の全体的な内容は本発明で参照とし て引用される。

【0011】図1を参照すれば、上位レベルの概略的なプロック図はホストプロセッサ102及びマルチメディア信号プロセッサ200を含むマルチメディアマイクロプロセッサシステム100を示す。通常的なホストプロセッサ102はインテル社のPentium Pto\*\*プロセッサのようなx86プロセッサである。ホストプロセッサ102は元々システムメモリーの4及びキャッシュ105に保有された命令とデータに基づきプログラムを実行する。ホストプロセッ

サ102はPCチップセット107及びPCIバスのようなシステムバス106を経由してマルチメディア信号プロセッサ200と通信する。

【0012】マルチメディア信号プロセッサ200はオーディオ及び電話通信を受信するためのオーディオ及び通信コーデック(CODEC)108、ビデオ入力信号を受信するためのビデオA/Dコンバータ110、ビデオ出力信号を伝送するためのビデオD/Aコンバータ112、そしてフレームバッファSDRAMメモリ114等のような各種機能プロックにインタフェースされる。一実施形態において、前記信号プロセッサは三星半導体株式会社のマルチメディア信号プロセッサのMSP群(三星MSP)中の一つである。

【0013】図2を参照すると、概略的なブロック図は マルチメディアマルチプロセッサシステム100(図 1) のマルチメディア信号プロセッサ200を示してい る。マルチメディア信号プロセッサ200は高速バス (FBUS) 210を経由して複数のFBUS周辺機器 にインタフェースされるディジタル信号プロセッサ(D SP) コア210を含む。前記複数のFBUS周辺機器 は例えば、32ビットPCIバスインタフェース22 2、64ビットSDRAMメモリコントローラ226、 8チャンネルDMAコントローラ220、ASICロジ ックプロック216、ホストプロセッサ102とフレー ムバッファSDRAMメモリ114間でデータを移送さ せるメモリデータ移送器224を含んでいる。PCIバ スインタフェース222はシステムバス106にインタ フェースし、例えば33MH2で動作する。ASICロ ジックプロック216は注文者機能を所望の通り遂行す 30 るための制御ロジックを提供する。

【0014】一実施形態において、前記ASICロジックプロック216は多様なアナログ圧縮/伸張(コーデック)及び注文型(customer-specific)I/O装置へのインタフェースを含む10Kゲートを提供する。メモリデータ移送器224は前記ホストプロセッサ102からのDMAデータをマルチメディア信号プロセッサ200の周辺機器であるSDRAMメモリ114に伝送する。DSPコアもI/Oバスを経て複数のI/Oバス装置にインタフェースする。前記複数のI/Oバス装置にインタフェースする。前記複数のI/Oバス装置にインタフェースする。前記複数のI/Oバス装置はたと 28、16450-互換性のプログラム可能な間隔計時機構228、16450-互換性プログラム可能なインタラプトコントローラ232、ビデオビットストリームを処理するためのビットストリームプロセッサ234を含む。

【0015】DSPコア201はマルチメディア信号プロセッサ200の計算エンジンであり、プロセッサ202、コプロセッサ204、キャッシュサプシステム208、高速パス(FBUS)210、120パス212を含む。一実施影曲で、前記プロセッサ202は文脈切換ファーブルリケエストの実験間子来で選手するシンステ

ム動作、インタラプトおよび例外事象処理、入/出力装置運営、ホストプロセッサ102との通信などのような総体的なプロセッシング機能を遂行する32ビットARM7<sup>™</sup>RISCコントロールプロセッサである。一実施形態でプロセッサ202は40MH2で動作する。プロセッサ202はコプロセッサインタフェース206を通じてコプロセッサ204にインタフェースする。

[0016] プロセッサ202は一般的に例外事象に応 答して例外事象処理を遂行するが、例外事象は命令処理 の間一般的に発生される条件であって、実行制御流れを 10 変更する原因となる。例外事象処理に関するより詳細な 情報については、Songらを出願人として本出願と共 に係留中である"引数通過によりソフトウェアインタラ プトを処理するためのシステム及び方法(System and Me thod for Handling Software Interrupts with Argumen t Passing)"という発明の名称をもつ米国特許出願第x x/xxx, xxx号(弁理士参照番号:M-436 6) の出願明細書、及びSongらを出願人として本出 願と共に係留中である"非対称マルチプロセッサアーキ テクチャーにおいてインタラプト及び例外事象を処理す 20 るためのシステム及び方法(System and Method for Han dling Interrupt and Exception Events in a Asymmetr ic Multiprocessor Architecture)"という発明の名称 をもつ米国特許出願第xx/xxx,xxx号(弁理士 参照番号:M-4367) の出願明細書を参照すること ができ、前記米国特許出願明細書の全体的な内容は本発 明で参照として引用される。

【0017】コプロセッサ204はマルチメディア信号プロセッサ200のディジタル信号処理エンジンである。一実施形態において、コプロセッサ204は三星M30SP群のベクトルプロセッサである。ベクトルプロセッサとして、コプロセッサ204は単一命令複数データ構造をもち、離散コサイン変換(DCT)、FIRフィルタリング、昼み込み、ビデオモーション推定及び他のプロセッシング動作のような信号処理機能を遂行するために並列に多重データ要素に作用するパイプラインRISCエンジンを含む。コプロセッサ204はベクトルプロセス方式で複数のベクトル算術装置により多重データ要素が並列に演算されるベクトル算術を支援する。

【0018】コプロセッサ204はスカラ演算とベクト 40ルースカラ結合演算の両方ともを遂行する。コプロセッサ204の多重データ要素はサイクル(例えば、12.5ns)当たり32個の8/9ビット固定小数点算術演算、または8 算、16個の16ビット固定小数点算術演算、または8個の32ビット固定小数点または浮動小数点算術演算の速度で計算される576ビットベクトルでパッキングされる。大部分の32ビットスカラ演算はサイクル当たり一つの命令速度でパイプラインに送られることに対し、大抵の576ビットベクトル演算は2サイクル当たり一つの命令速度でパイプラインに送られる。日本ビと出版 50

動作は算術演算とオーバーラップされ、別途のロード及び貯蔵回路により独立的に実行される。

【0019】図3を参照すれば、ピットストリームプロ セッサ234はマルチメディアマルチプロセッサシステ ム100の内部周辺機器の中で一つである。ビットスト リームプロセッサ234は多様なビットストリームビデ オデータの圧縮及び伸張を支援する特定のハードウェア ロジックブロックである。特に、ビットストリームプロ セッサ234はビットレベルのプロセッシングのために 設計され、プロセッサ202またはコプロセッサ204 の一方によりソフトウェア制御される独立的なプロセッ シング装置として作用される。より詳しく、前記ビット ストリームプロセッサ234はスライスまたはブロック グループ(GOB)層の下方に含まれた全ての情報を符 号化及び復号化し、I/Oバス212を介して情報を受 信しDSPコア201へ情報を伝送する。一般に、符号 化されたビットストリームは適用された圧縮標準による 開始コード、ヘッダパラメータ、及び圧縮されたデータ を含む。

【0020】マルチメディア環境で、ビデオシーケンス は処理され、例えばパーソナルコンピュータ及び画像会 議の装置上にディスプレイされる。一般的に、ビデオシ ーケンスは国際標準化機構及び国際電気協議会(ISO /IEC)及び米国の国際電気通信連合標準局(ITU -T) のH. 261及びH. 263標準のような複数の ビデオ標準のうちいずれか一つを使用してコード化され た圧縮ビットストリームの形態になる。 MPEG-1、 MPEG-2、H. 261及びH. 263は国際標準化 機構及び国際電気協議会(ISO/IEC)、ISO/ IEC連合技術委員会(JTC) 1/SC 29 N 0 981 (1995. 3. 31) (MPEG-2)、米国 の国際電気通信連合標準局 (ITU-T) のH. 261 勧告、ITU-T H. 263勧告の国際標準で各々記 述されるが、前記の全ての国際標準は全体的に参考とし て言及される。マルチメディアプロセッサシステム10 0が他の標準によってフォーマットされたビットストリ ームを処理するために改造できることが分かる。

【0021】図3を参照すると、ビットストリームプロセッサ234はマルチメディアマルチプロセッサ100の内部周辺機器の中の一つである。ビットストリームプロセッサ234は多様なビットストリームビデオデータの圧縮及び伸張を支援する特定ハードウェアロジックプロセッサ234はビットレベルのプロセッシングのために設計される。ビットストリームプロセッサ202又はコプロセッサ204の一方によるソフトウェア制御の下にある。より詳して、ビットストリームプロセッサ204の一方によるソフトウェア制御の下にある。より詳して、ビットストリームプロセッサ204の一方によるソフトウェア制御の下にある。より詳して、ビットストリームプロセッサ234はスライス又はプロックグループ(GOB)層以下に含まれた全土の情報を符号化及び復号化し、計ノのバス

212を通じてDSPコア201から情報を受信してDSPコア201へ情報を伝送する。

【0022】ビットストリームプロセッサ234はデー 夕符号化動作のためには出力データパッキングを遂行す る。768×12ビットVLCルックアップテーブル読 み取り専用メモリLUT302はすべてのエントロピコ ードプロセッシングのために必要な全ての情報を貯蔵す る。制御状態マシン304は全ての符号化及び復号化活 動を制御する。ビットストリームプロセッサ234に関 するより詳しい情報については、C. Readerを出願人と して "ビデオデータをプロセッシングするための方法お よび装置(Methods and Apparatus for Processing Vide o Data)"発明の名称をもつ米国特許出願第 x x / x x x, x x x 号(弁理士参照番号: M-4368)の出願 明細書を参考することができ、前記米国特許出願明細書 の全体的な内容は本発明で参考として引用される。特 に、米国特許出願明細書の付録Aの10章、付録B、及 び望ましい実施形態の説明を参照することができる。特 に、付録BはLUT302の位相幾何学(topology)及び 方法論(methodology)を説明している。

【0023】ビットストリームプロセッサ234がDSPコア201によりイネーブルされるとき、符号化のためのデータはI/Oバス212を経由してビットストリームプロセッサ234に入力され、I/Oバスインタフェース装置306及びI/Oバッファ308を経由したデータはデータパス310を経由してLUT302に入力される。情報はI/Oバス212、I/Oバスインタフェース装置306及びI/Oバッファ308間で両方向に伝送され得る。

【0024】図3を参照すると、能率的なパッキング動 30 作を遂行するVLCデータストリーム位置整列モジュール312はVLCデータストリーム位置整列のためのシステムの一実施形態である。データがLUT302により処理された後、伝導パス314はnビットエントロピコード出力信号、即ちX0[n-1:0]を伝導する。nビット出力信号は望ましくマルチメディア信号プロセッサ200により支援されるエントロピコードデータの最大ビット長さのようなビット長さを有する。MPEG-1、MPEG-2、H.261及びH.263を支援するとき、nは17となる。エントロピコード出力信号 40 (X0[n-1:0])の最上位ビット (MSBs)は現在エントロピコードワードを含み、任意の残りのビットは本実施形態でゼロであるスペーシング (間隔) ビットで満たされる。

【0025】 LUT302は現在エントロピコードワードのピット長さを示す第2出力信号blt\_lengt hを含む。算術装置316はエントロピコードワードを能率的にパッキングするために現在エントロピコードリードの貯蔵動作に先行して存在する多数の未伝送ラッチピットの位置を貯蔵がするわち記憶するためには信号も

it\_lengthを利用する。また、算術装置316は信号bit\_lengthを用いて現在エントロピコードの記入動作の結果として存在する多数の未伝送のラッチピットの位置を決定し、記入動作のために複数のラッチ中の一つを適切に選択し、圧縮されたエントロピコードワードにアクセスするための利用可能性を制御状態マシン304に通報する。

【0026】算術装置316は6ビット累算器レジスタ324の4ビット内容Acc[3:0]を信号bit\_lengthと加算して累算器レジスタ324に四つの最下位ビット(LSBs)を貯蔵する6ビット加算機装置322を含む。よって、累算器レジスタ324の現在内容は累算されたエントロピコードワードのビット長さに基づいた15ビットまでのサイズ情報を示す。latch\_0318及びlatch\_1320のそれぞれはマルチプレクサ装置328、330、332、334及びパス選択ロジック326の動作に関連して、16ビットの信号Acc[3:0]はlatch\_0318及びlatch\_1320のうち現在選択されたラッチ上の未伝送ビット位置の数を示す。

【0027】加算機装置322の第5ビットはバス選択ロジック326及び制御状態マシン326に15個以上の未伝送パッキングエントロピコードワードのビットが発生されたことを通報する信号adder\_out
[4]として出力される。加算機装置322の第6ビッ

トは制御状態マシン304に31個以上の未伝送パッキングエントロピコードワードビットが発生されたことを通報する信号carry\_out [5] として出力される。エントロピコードワードパッキング動作の初期に、累算器レジスタ324の信号adder\_out

[4]、及び信号carry\_out [5] はゼロに初 期化される。

【0028】エントロピコード出力信号X0[n-1: 0] は選択されたビット位置整列状態で能率的なエント ロピコードワードパッキングのために個々の入力信号を 連続的に変換する2:1マルチプレクサ装置328、3 30、332、334を介して順次に流れる。 累算器レ ジスタ324の出力信号ビットAcc [3:0] はマル チプレクサ装置334、332、330、328にそれ ぞれ入力信号として分配される。すなわち、マルチプレ クサ装置334はAcc[3]を受信し、マルチプレク サ装置332はAcc [2]を受信するようになる。マ ルチプレクサ装置328、330、332、334のそ れぞれは個々のエントロピコードワード出力信号である エントロピコード出力信号X1【n:0】、エントロピ コード出力信号X2【n+2:0】、エントロピコード 出力信号×3 [H+6:0] 、及びエントロピコード出 労信号×4【n+14:0】 グサ装置 8 2 8 2 3 3 0 2 8 8 2 2 8 8 4 6

び出力信号は表1により表される。

#### 【表1】

4	
	X0 [n-1:0] =他の残り最下位ピット
	(LSBs)をゼロとする最上位ピット (M
	SBs) 内のエントロピコードワード
もしAcc [0] = 1 であれば	X1[n]=0, $X1[n-1:0]=X0[n-1:0]$
<b>もしAcc[0]=0であれば</b>	X1[n:1]=X0[n-1:0], X1[0]=0
<b>もしAcc〔1〕=1であれば</b>	X2[n+2:n+1]=0, X2[n:2]=X1[n:0]
もしAcc [1] = 0 であれば	X2[n+2:2]=X1[n:2], X2[1:0]=0
もしA c c [2] = 1 であれば	X3[n+6:n+3]=0, X3[n+2:0]=X2[n+2:0]
<b>もしAcc[2]=0であれば</b>	X3[n-6:4]=X2[n+2:0], X3[3:0]=0
<b>もしAcc[3]=1であれば</b>	X4[n+14:n+7]=0, X4[n+6:0]=X3[n+6:0]
bLAcc $[3] = 0$ であれば	X4[n+14:8]=X3[n+6:0], X4[7:0]=0

【0029】表1に示されるように、個々の入力信号は 配置ビットの付加により変更されマルチプレクサ装置3 28、330、332、334を通過する。もしそれぞ れの付加された累算器出力信号Acc[x]が1であれ ば、それぞれの付加された累算器出力信号Acc[3: 0] の代表的なピット位置と同等な複数のゼロは個々の マルチプレクサ入力信号の最上位ビット(MSBs)に 加算される。そうでなければ、前記ゼロは個々のマルチ 20 プレクサ入力信号に付加される。そうでなければ、個々 の入力信号は変更無しにマルチプレクサ装置328、3 30、332、334を通過する。

【0030】算術装置316出力信号adder\_\_ou t [4] と結合するパス選択ロジック326はパス選択 ロジック326の出力信号packed\_entrop y\_codeの16個の最上位ピット (MSB) 及び1 6個の最下位ビットLSBをラッチするために適切な1 選択する。パス選択ロジック326は一般的に最も最近 30 のエントロピコードパッキング演算の結果に基づいた最 上位ピット (MSBs) を貯蔵するためにlacth\_ 0 318またはlatch\_1 320の間でトグル する。

【0031】算出装置316の6ビット出力信号は本実 施形態で32ピットである1atch\_0 318と1 a t c h \_\_ 1 3 2 0 の結合大きさと同一な大きさにラ ッチされるように以前にラッチされたエントロピコード ワードのピット長さに現在のエントロピコードワードの ピット長さを加えたビット長さを示す。論理1に該当す 40 る信号adder\_out [4] は未伝送のパッキング されたエントロピコードワードが15ビット以上発生す ることを示す。したがって、論理1に該当する信号ad der\_out [4] は出力信号packed\_ent ropy\_codeの最上位16ビットを受信するラッ チが満たされ、パス選択ロジック326が次のエントロ ピパッキング動作のためにlatch\_0及びlatc h\_1 にパスをトグルすることを示す。

【0032】一実施形態において、この土ントロピコー

り遂行される。エントロピコード出力信号 X4 [n+1] 4:n-1]の最上位16ビットはビットワイズマルチ プレクサ402の入力端に印加され、1atch\_0 318又はlatch\_1 320中の一方の16ビッ トは選択信号prev\_pathにより選択され、ビッ トワイズマルチプレクサ402の他の入力端に印加され る。トグルスイッチ404はもし信号adder\_ou t [4] が1であればすべての個々のエントロピコード ワードのパッキング動作後選択信号prev\_path の論理値をトグルする。つまり、個別的なエントロピコ ードワードのパッキング動作後信号adder\_out [4]が1であればトグルスイッチ404は次の個別的 なエントロピコードワードのパッキング動作のために選 択信号prev\_pathの論理値をトグルするが、そ うでなければ選択信号prev\_pathは変化しな 67.

【0033】一実施形態において、もし選択信号pre v\_pathが0であればマルチプレクサ408は伝導 パス412を介してピットワイズマルチプレクサ402 の入力端へとlatch\_0 318のの内容を伝え、 もし選択信号prev\_pathが1であればマルチプ レクサ408は伝導パス412を介してビットワイズマ ルチプレクサ402の入力端へlatch\_1 320 の内容を伝えてやる。また、もしも選択信号prev\_\_ pathが0であれば、マルチプレクサ410は伝導パ ス412を介して16ビットマルチプレクサ402出力 信号を1atch\_0 318に伝え、エントロピコー ド出力信号X4 [n+14:0]、X4 [(n-2): 0] の最下位ピット(LSBs) は伝導パス338を介 してlatch\_1 320に伝えられる。もし選択信 号prev\_pathが1であればマルチプレクサ41 0、マルチプレクサ402の出力信号は1atch\_1 320に伝えられ、信号X4[(n-2):0]がla tch\_1 320に伝えられる。結果的に、選択信号 prev\_pathが変化する時、マルチプレクサ41 0による伝導パス336、338の選択も変化する。

【0034】単填デコータ(unary decoder) 414はA cc [8±0] に基づいて16ビジドの単垣デコ

力信号を伝導パス406上に提供する。すなわち、1と なる最上位単項デコード出力信号ビットの数は信号Ac c [3:0] により現れる十進数と同じである。例え ば、もしAcc[3:0]が1010bであれば、その とき単項デコード出力信号は1111 1111 11 00 0000b (ここで、bは二進数を指す) であ る。もし対応する単項デコード出力信号がゼロであれば ビットワイズマルチプレクサ402はエントロピコード 出力信号 X 4 [n+14:n-1] の一つのピットをマ ルチプレクサ410の入力として伝え、そうでなければ 10 上位ビットが充満すると、即ち未伝送エントロピコード 伝導パス412からの一つのビット信号を伝えてやる。 [0035] latch\_0 3182latch\_1 320の一方または両方ともパッキングされた未伝送エ ントロピコードワードで充満すると、充満したラッチ (ら)の内容はレジスタファイル340によりアクセス される。信号adder\_out [4]、carry\_ out [5] 及び選択信号prev\_pathはレジス タファイル340のレジスタに記入される。1となるa dder\_out [4] はパッキングされた未アクセス のエントロピコードの15ビット以上が何時VLCデー 20 はアクセスされないデータを保存するために完全に充満 タストリーム位置整列モジュール312により発生され たかを示すので1になるadder\_out [4] はラ ッチ318又はラッチ320の中のいずれか一つが充満 したことを示す。選択信号prev\_pathは制御状 態マシン304にラッチ318又はラッチ320のうち

[0038]

いずれのものが満たされ、パッキングされたエントロピ コードワードをレジスタファイル340に伝送する準備 が整えられたかに対して通報する。

【0036】ラッチ318又はラッチ320が両方とも 充満すると、加算機装置322の出力信号は10000 0 bとなる。その後にcarry\_out [5] は1と なり、ラッチ318、320の両者が充満することを制 御状態マシン304に通報する。もしnが17であれば かかる状況はただラッチ318、320の中で一つの最 ワードのピットに占有されると発生し、次のエントロピ コードワードは17ビット長さになる。そうでなけれ ば、ラッチ318、320のうち一側のラッチを満たす ことに先行してラッチ318、320の中の充満したラ ッチの内容がレジスタファイル340に伝送される。ラ ッチ318、320の中で空いたラッチのみ、即ちエン トロピコードワードを持っていないビットワード位置は パス選択ロジック326から記入されなければならな い。VLCデータストリーム位置整列モジュール312 したラッチ318、320の中で一つまたは二つとも記 入される前にディスエーブルされなければならない。 【0037】次はエントロピコードパッキング演算に対 する一例であり、ここでnは17である。

```
第1エントロピコードワード=0000 0000 0101 011
                                                 大きさ=01111
Acc[3:0] = 0000 \quad adder_out[5:0] = 01111 \quad carry_out[5] = 0
      XO = 0000 0000 0101 011
      X1 = 0000 \ 0000 \ 0101 \ 0110 \ 00
      X2 = 0000 0000 0101 0110 0000
      X3 = 0000 \ 0000 \ 0101 \ 0110 \ 0000 \ 0000
      X4 = 0000 \ 0000 \ 0101 \ 0110 \ 0000 \ 0000 \ 0000
      unary decoder = 0000 0000 0000 0000
      prev_path = 0
      latch_0 = 0000 0000 0101 0110
(latch_0の最上位15ビットは充満し、最下位ビットは空けられる。)
      latch_1 = 0000 0000 0000 0000
(latch_1の全てのピットは空けられる。)
第2エントロピコードワード=0 0000 0000 0011 0111
                                                     大きさ=10001
 Acc[3:0]=1111
                  adder_out [5:0] =00000 carry_out [5] =1
      X0 = 0000 \ 0000 \ 0001 \ 1011 \ 1
      X1 = 0000 \ 0000 \ 0001 \ 1011 \ 1
      X2 = 0000 \ 0000 \ 0000 \ 0011 \ 0111
      X3 = 0000 \ 0000 \ 0000 \ 0000 \ 0001 \ 1011 \ 1
```

x4 = 0000 0000 0101 0110 0000 0000 0011 0111

unary decoder = 1111 1111 1111 1110

```
latch_0 = 0000 0000 0101 011
                0
                (carry_out [5] = 1により指示されるように latch_0 は充満
               し、内容はレジスタファイル340に伝送される準備状態になる。)
                             latch_1 = 0000 0000 0011 011
                (carry_out [5] = 1により指示されるようにlatch 1は充満
               し、内容はレジスタファイル340に伝送される準備状態になる。)
[0039]
               第3エントロピコードワード=0000 1011
                                                     大きさ=01000
                      Acc[3:0] = 0000 \quad adder_out[5:0] = 01000 \quad carry_out[5] = 0
                      X0 = 0000 \ 1011 \ 0000 \ 0000 \ 0
                      X1 = 0000 \ 1011 \ 0000 \ 0000 \ 00
                      X2 = 0000 \ 1011 \ 0000 \ 0000 \ 0000
                      X3 = 0000 \ 1011 \ 0000 \ 0000 \ 0000 \ 0000
                      X4 = 0000 \ 1011 \ 0000 \ 0000 \ 0000 \ 0000 \ 0000
                      unary decoder = 0000 0000 0000 0000
                      prev_path = 0
                      latch_0 = 0000 1011 0000 0000
                (latch_0の最上位8ビットは満たされる。)
                       latch_1 = 0000 0000 0000 0000
                (latch_1は空けられる。)
[0040]
               第4エントロピコードワード=010
                                                大きさ=00011
                      Acc[3:0] = 1000 \quad adder_out[5:0] = 01011 \quad carry_out[5] = 0
                      X0 = 0100 .0000 .0000 .0000 .0
                      X1 = 0100 \ 0000 \ 0000 \ 0000 \ 00
                      X2 = 0100 \ 0000 \ 0000 \ 0000 \ 0000
                      X3 = 0100 0000 0000 0000 0000 0000
                      X4 = 0000 \ 0000 \ 0100 \ 0000 \ 0000 \ 0000 \ 0000
                      unary decoder = 1111 1111 0000 0000
                      prev_path = 0
                      latch_0 = 0000 1011 0100 0000
                (latch_0の最上位11ビットは満たされる。)
                      latch_1 = 0000 0000 0000 0000
                (latch_1は空けられる。)
[0041]
               第5エントロピコードワード=0000 010
                                                    大きさ=00111
                      Acc[3:0] = 1011 adder_out[5:0] = 10010 carry_out[5] = 0
                      X0 = 0000 \ 0100 \ 0000 \ 0000 \ 0
                      X1 = 0000 \ 0010 \ 0000 \ 0000 \ 00
                      X2 = 0000 \ 0000 \ 1000 \ 0000 \ 0000
                      X3 = 0000 \ 0000 \ 1000 \ 0000 \ 0000 \ 0000
                      X4 = 0000 \ 0000 \ 0000 \ 0000 \ 1000 \ 0000 \ 0000 \ 0000
                      unary decoder = 1111 1111 1110 0000
                      prev_path = 0
                 (選択信号prer_out は次のサイクルでトグルされる。)
                      14tch_6 = 0000 toll 6160 6666
                     t c h = 0 は 1 となる a d d e f = o u t [4] により指示され次第に
                     る。 1 at c h 0 の内容はレジスタファイル 3 4 0 に配入される: ii
```

# latch\_1 = 1000 0000 0000 0000

#### (latch\_1の最上位2ピットが満たされる。)

#### [0042]

【発明の効果】本発明を特定の望ましい実施形態に関連 して図示して説明したが、本発明はそれに限定されずこ の発明の特許請求の範囲により設けられる本発明の精神 や分野を離脱しない限度内で多様に改造及び変化できる ことが通常の知識を有する当業者なら容易に分かること ができる。例えば、他のn値が一例としてマルチプレク サ装置328、330、332、334、ラッチ31 8、320及び算術装置316の大きさを調節すること により実施され得る。付加的に、図3及び図4に対して 多様な論理的な遂行が可能である。その上、VLCデー タストリーム位置整列モジュール312の機能はプロセ ッサ及びソフトウェアを使用して遂行されることができ る。

#### 【図面の簡単な説明】

【図1】 本発明によるマルチメディアマルチプロセッ サシステムを示すハイレベルの概略的なプロック図。

【図2】 図1に示されているマルチメディアマルチプ 20 210 高速バス ロセッサシステム内のマルチメディア信号プロセッサを 示す概略的なプロック図。

【図3】 可変長コードデータストリームの位置整列モ ジュールを含む、図2のビットストリームプロセッサの

#### 一実施形態を示す図。


【図4】 図3のビットストリームプロセッサのパス選 択ロジック装置を示す図。

#### 【符号の説明】


- 100 マルチメディアマイクロプロセッサシステム
- 102 ホストプロセッサ
- 104 システムメモリ
- 10 105 キャッシュ
  - 106 システムパス
  - 108 オーディオ及び通信コーデック
  - 110 A/Dコンパータ
  - 112 D/Aコンバータ
  - 114 フレームバッファSDRAMメモリ
  - 200 マルチメディア信号プロセッサ
  - 201 DSPJ7
  - 204 コプロセッサ
  - 208 キャッシュサプシステム

  - 212 1/0パス
  - 224 メモリデータ移送器
  - 234 ビットストリームプロセッサ


【図4】




【図1】



【図2】



【図3】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

D	efects in the images include but are not limited to the items checked:
	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	☐ FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS .
	LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.